Popis předmětu - B0B35LSP

Přehled studia | Přehled oborů | Všechny skupiny předmětů | Všechny předměty | Seznam rolí | Vysvětlivky               Návod
B0B35LSP Logické systémy a procesory
Role:PO, PZ, P, PV Rozsah výuky:2P+2L
Katedra:13135 Jazyk výuky:CS
Garanti:Hurák Z. Zakončení:Z,ZK
Přednášející:Hlinovský M., Šusta R. Kreditů:6
Cvičící:Hlinovský M., Šusta R. Semestr:L

Webová stránka:

https://dcenet.fel.cvut.cz/edu/fpga/

Anotace:

Předmět uvádí do oblasti základních hardwarových struktur výpočetních prostředků, jejich návrhu a architektury. Podává přehled o možnostech provádění operací s daty na úrovni hardwaru a o tvorbě vestavěných procesorových systémů s perifériemi na moderních programovatelných logických obvodech FPGA, které se dnes široce aplikují stále více. Studenti se naučí, jak lze popsat obvody v jazyce VHDL počínaje logikou přes složitější sekvenční obvody až k praktickým návrhům konečných automatů (FSM). Ovládnou i správný postup návrhu pomocí simulace obvodů. Ve cvičení se řeší praktické úlohy s využitím vývojových desek používaných na stovkách předních univerzit po celém světě. Výklad končí strukturou procesoru RISC-V, prací s paměti cache a proudovým zpracováním instrukcí. [poslední aktualizace leden 2024]

Cíle studia:

Úvod do struktury výpočetní techniky a základy konstrukce jednoduchých periférií počítačů.

Osnovy přednášek:

1. Úvod. Logická krychle a sestavení rovnice logické funkce z Karnaughovy mapy.
2. De Morganův teorém a jeho použití. Shannovova expanze. Základní stavební prvky a struktura FPGA obvodů.
3. Od jazyka C k VHDL: základní zápisy, převody na čísla a použití multiplexoru.
4. Příklady na užití souběžných (concurrent) příkazů. Úvod do 2. cvičné úlohy.
5. Sekvenční doména VHDL.
6. Zpoždění hradel. Hazardy v kombinačních obvodech a nutnost jejich eliminace synchronními obvody. Úrovní řízené klopné obvody a synchronní na náběžnou hranu. Jejich použití ve VHDL.
7. Základní synchronní obvody s DFF, čítače.
8. Posuvné registry a příklady jejich použití.
9. Od čítače nahoru dolu pres řadiče k obecným konečným automatům typu Moore ( (FSM).
10. Komunikace mezi automaty, od konečných automatů k řadičům procesorů.
11. Struktura procesoru RISC V, jeho základní verze 32I, a postup zpracování instrukcí.
12. Paměťový systém procesoru: vyrovnávací paměť CACHE.
13. Stránkování pamětí. Proudové zpracování instrukcí (pipeline), datové hazardy a skokové prediktory.
14. Pokročilá témata FPGA návrhu - soft-core procesory.
[poslední aktualizace leden 2024]

Osnovy cvičení:

Literatura:

Šusta R.: Binární prerekvizita (29 stran) Šusta R.: Logické obvody na FPGA (135 stran) Šusta R.: Uvod do VHDL I. - souběžné příkazy - (96 stran) Šusta R.: Úvod do VHDL II. - sekvenční příkazy - (70 stran) - dosud nedokončená verze beta 0.51 z 6.6.2023. * Všechny učebnice jsou dostupné v PDF verzi na veřejné stránce předmětu: https://dcenet.fel.cvut.cz/edu/fpga/navody.aspx

Požadavky:

Základní znalosti Booleovy algebry a logických obvodů. Nutné požadavku shrnuje Binární prerekvizita, viz Studijní materiály.

Poznámka:

Stránky předmětu: https://moodle.fel.cvut.cz/courses/B0B35LSP

Klíčová slova:

výpočetní technika, hardware, logické obvody, automaty, VHDL

Předmět je zahrnut do těchto studijních plánů:

Plán Obor Role Dop. semestr
BPKYR_2016 Před zařazením do oboru P 3
BPKYR_2021 Před zařazením do oboru P 4
BPOI2_2018 Internet věcí PZ 4
BPSIT_2021 Před zařazením do oboru PV 4
BPSIT4_2021 Technologie internetu věcí PV 4
BPOI2_2016 Internet věcí PO 4


Stránka vytvořena 27.5.2024 17:50:59, semestry: Z/2024-5, Z,L/2023-4, připomínky k informační náplni zasílejte správci studijních plánů Návrh a realizace: I. Halaška (K336), J. Novák (K336)