Popis předmětu - BE2M34NIS
BE2M34NIS | Design of Integrated Circuits | ||
---|---|---|---|
Role: | PV, P | Rozsah výuky: | 2P+2C |
Katedra: | 13134 | Jazyk výuky: | EN |
Garanti: | Jakovenko J. | Zakončení: | Z,ZK |
Přednášející: | Janíček V. | Kreditů: | 6 |
Cvičící: | Janíček V. | Semestr: | L |
Webová stránka:
https://moodle.fel.cvut.cz/course/view.php?id=2075Anotace:
Úloha návrháře integrovaných systémů, úrovně abstrakce návrhu - Y diagram. Definování specifikací studie proveditelnosti, kritéria výběru vhodné technologie. Metodologie modelování a simulace integrovaných systémů. Porovnání vlastností - plně zákaznický návrh, hradlová pole, standardní buňky, programovatelné obvody; aspekty návrhu vysokofrekvenčních integrovaných obvodů. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace integrovaných systémů.Osnovy přednášek:
1. | Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top down, bottom up), úrovně abstrakce návrhu - Y diagram. | |
2. | Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňky, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu. | |
3. | Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kritéria výběru vhodné technologie. | |
4. | CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, integrovaných systémů s nízkou spotřebou. | |
5. | Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky. | |
6. | Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A. | |
7. | Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF. | |
8. | Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky. | |
9. | Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů. | |
10. | Návrh "Back End" - výběr výrobní technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS) | |
11. | Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace. | |
12. | Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy | |
13. | Testování, návrh testů, verifikace návrhu. | |
14. | Finalizace návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi. |
Osnovy cvičení:
1. | Návrhový systém CADENCE (PC Lab) | |
2. | Popis knihoven technologií a design kitů CMOS, (PC Lab) | |
3. | Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab) | |
4. | Analogově digitální návrh, typy simulací, definování rozhraní, simulátor Spectre AMS. (PC Lab) | |
5. | Analogově digitální návrh, simulace v rozích (Corner analysis), Monte Carlo analýza. (PC Lab) | |
6. | Analogový layout, metodika, extrakce parazitik, kontrola návrhových pravidel. (PC Lab) | |
7. | Digitální layout (Back end), metodika, umístění bloků, propojení, časové analýzy. (PC Lab) | |
8. | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) | |
9. | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) | |
10. | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) | |
11. | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) | |
12. | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) | |
13. | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) | |
14. | Prezentace semestrálního projektu, zápočet (PC Lab) |
Literatura:
B. | Razavi: Design of Analog CMOS Integrated Circuits, McGRAW-Hill, 2001 | |
B. | Murari, F. Bertotti, G.A.Vignola: Smart Power ICs, Springer, 2002 | |
P. | Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000 |
Požadavky:
Předmět je zahrnut do těchto studijních plánů:
Plán | Obor | Role | Dop. semestr |
MEEK4_2018 | Technology of the Internet of Things | PV | 2 |
MEEK1_2018 | Electronics | P | 2 |
Stránka vytvořena 4.12.2024 17:50:56, semestry: Z/2025-6, Z,L/2024-5, připomínky k informační náplni zasílejte správci studijních plánů | Návrh a realizace: I. Halaška (K336), J. Novák (K336) |