Přehled studia | Přehled oborů | Všechny skupiny předmětů | Všechny předměty | Seznam rolí | Vysvětlivky               Návod

---

BE2M34NSV	VLSI System Design
Role:	PV, P	Rozsah výuky:	2P+2L
Katedra:	13134	Jazyk výuky:	EN
Garanti:	Hazdra P.	Zakončení:	Z,ZK
Přednášející:	Hazdra P.	Kreditů:	6
Cvičící:	Hazdra P.	Semestr:	Z

Webová stránka:

https://moodle.fel.cvut.cz/enrol/index.php?id=2398

Anotace:

Předmět seznamuje studenta se základy návrhu, syntézy a verifikace systémů velmi vysoké integrace a systémů na čipu. Student se seznámí se základními stavebními prvky, architekturou a návrhovými postupy využívanými při realizaci komplexních integrovaných systémů, způsoby jejich popisu a postupem jejich syntézy. Naučí se verifikační strategii, navrhovat a analyzovat testy. Cvičení jsou pak zaměřena na praktický návrh, syntézu a verifikaci rekonfigurovatelného systému na čipu v jazyku popisujícím hardware (VHDL, Verilog).

Cíle studia:

Předmět seznamuje studenta se základy návrhu, syntézy a verifikace systémů velmi vysoké integrace a systémů na čipu.

Obsah:

Předmět seznamuje studenta se základy návrhu, syntézy a verifikace systémů velmi vysoké integrace a systémů na čipu. Student se seznámí se základními stavebními prvky, architekturou a návrhovými postupy využívanými při realizaci komplexních integrovaných systémů, způsoby jejich popisu a postupem jejich syntézy. Naučí se verifikační strategii, navrhovat a analyzovat testy. Cvičení jsou pak zaměřena na praktický návrh, syntézu a verifikaci rekonfigurovatelného systému na čipu v jazyku popisujícím hardware (VHDL, Verilog).

Osnovy přednášek:

1.		Integrované systémy VLSI: postup návrhu a syntézy, jeho domény, úrovně a reprezentace.
2.		Popis funkce systému. Jazyky popisující hardware využívající behaviorální popis.
3.		Struktura kódu, sémantika a syntaxe.
4.		Způsoby přiřazení pro popis funkce hardwaru, paralelní a sekvenční domény a způsoby jejich interpretace.
5.		Hierarchie, tvorba parametrizovaných modelů a knihoven. Popis systémů v jazyky Verilog, SystemVerilog a SystemC.
6.		Hardwarové platformy, cílové architektury, programovatelné a rekonfigurovatelné systémy.
7.		Návrh systémů na čipu, recyklace návrhu, využití IP jader.
8.		Behaviorální syntéza: RTL model, algoritmy a postupy. Logická syntéza: metody a omezení. Syntéza topologie. Řízení procesu syntézy systému.
9.		Modely integrovaných systémů a struktur, standardy.
10.		Testování a spolehlivost. Modely poruch a metody lokalizace.
11.		Verifikační plány a strategie.
12.		Nástroje pro verifikaci: simulátory a modely.
13.		Návrh a analýza testů: stimuly, odezvy a testbenche (tvorba a architektura).
14.		Projektování návrhu VLSI systémů, minimalizace rizik, výrobní dokumentace a podklady.

Osnovy cvičení:

1.		Návrhový systém ISE: seznámení s návrhem integrovaného systému - zadání, syntéza, implementace.
2.		Návrhový systém ISE: popis modelu integrovaného systému v jazyce VHDL. Implementace navrženého systému v FPGA.
3.		VHDL - využití paralelní domény pro popis kombinačních (budiče, kodéry a dekodéry, multiplexery) funkcí.
4.		VHDL - využití sekvenční domény pro popis kombinačních a sekvenčních (klopné obvody, čítače) funkcí.
5.		Návrhový systém ISE: funkční, logická a časová analýza. VHDL - hierarchický návrh a tvorba modelů pro verifikaci (testbench).
6.		VHDL - popis stavových automatů a návrh komplexních sekvenčních systémů.
7.		Návrh modelu číslicového systému v jazyce Verilog.
8.		Knihovny IP jader, návrh systémů s využitím knihoven (generátorů) IP jader, užití bloků specifických určité architektuře (paměti, DCM).
9.		Zadání semestrálního projektu - návrh integrovaného systému na bázi FPGA.
10.		Návrh integrovaného systému na bázi FPGA.
11.		Návrh integrovaného systému na bázi FPGA.
12.		Návrh integrovaného systému na bázi FPGA.
13.		Návrh integrovaného systému na bázi FPGA.
14.		Prezentace semestrálních projektů, zápočet.

Literatura:

[1]		Wayne Wolf : "Modern VLSI Design: System-on-Chip Design", Prentice-Hall, 2002
[2]		Samiha Mourad, Yervant Zorian: "Principles of Testing Electronic Systems", John Wiley, 20002
[3]		Bruce Wile, John C. Goss, Wolfgang Roesner: "Comprehensive Functional Verification", Elsevier, 2005
[4]		P. J. Ashenden, The Designer's Guide to VHDL, Morgan Kaufmann, 2008
[5]		P. Chu, RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability, Wiley, 2006
[6]		P.K.Lala, Principles of Modern Digital Design, Wiley, 2006

Požadavky:

Návrh, vypracování a prezentace semestrálního projektu, absolvování zkoušky.

Klíčová slova:

VLSI, design, FPGA, ASIC

Předmět je zahrnut do těchto studijních plánů:

Plán	Obor	Role	Dop. semestr
MEEK3_2018	Photonics	PV	3
MEEK4_2018	Technology of the Internet of Things	PV	3
MEEK7_2018	Radio Systems	PV	3
MEEK1_2018	Electronics	P	1

---

Stránka vytvořena 12.10.2024 07:50:51, semestry: L/2023-4, L/2024-5, Z/2025-6, Z/2024-5, připomínky k informační náplni zasílejte správci studijních plánů

Návrh a realizace: I. Halaška (K336), J. Novák (K336)