Přehled studia |
Přehled oborů |
Všechny skupiny předmětů |
Všechny předměty |
Seznam rolí |
Vysvětlivky
Návod
Webová stránka:
https://moodle.fel.cvut.cz/course/view.php?id=2849
Anotace:
Úloha návrháře integrovaných systémů, úrovně abstrakce návrhu - Y diagram. Definování specifikací studie proveditelnosti, kritéria výběru vhodné technologie. Metodologie modelování a simulace integrovaných systémů. Frond End a Back End návrh. Problematika rozmístění (floorplaning), návrh testů a verifikace integrovaných systémů.
Osnovy přednášek:
| 1. | | Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top down, bottom up), úrovně abstrakce návrhu - Y diagram. |
| 2. | | Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňky, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu. |
| 3. | | Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kritéria výběru vhodné technologie. |
| 4. | | CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, integrovaných systémů s nízkou spotřebou. |
| 5. | | Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky. |
| 6. | | Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A. |
| 7. | | Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF. |
| 8. | | Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky. |
| 9. | | Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů. |
| 10. | | Návrh "Back End" - výběr výrobní technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS) |
| 11. | | Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace. |
| 12. | | Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy |
| 13. | | Testování, návrh testů, verifikace návrhu. |
| 14. | | Finalizace návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi. |
Osnovy cvičení:
| 1. | | Úvod do jazyka CDN-SKILL |
| 2. | | Semi-ideální obvod napěťové reference (Bandgap reference) |
• a. teorie
• b. návrh
• c. ideální OpAmp + BJT + Res
| 3. | | Úvod do operačních zesilovačů (OpAmp) |
• a. specifikace
• b. metodologie
| 4. | | Proudové zrcadlo – návrh |
• a. návrh
• b. násobný faktor
• c. výstupní odpor
• a. aktivní zátěž
• b. simulace
| 6. | | Dvoustupňový operační zesilovač |
• a. teorie
• b. návrh druhého stupně
| 7. | | Dvoustupňový operační zesilovač |
• a. teorie
• b. stabilita, kompenzace
• a. teorie
• b. návrh + simulace
• a. matching, WPE
• b. proudové zrcadlo
• a. anténní dioda
• b. diferenciální pár
• a. zátěž + 2. stupeň
• a. BJT + RES + OpAmp
| 13. | | Kontrola úkolů, schválení + zápočet |
| 14. | | rezerva |
Literatura:
| B. | | Razavi: Design of Analog CMOS Integrated Circuits, McGRAW-Hill, 2001 |
| B. | | Murari, F. Bertotti, G.A.Vignola: Smart Power ICs, Springer, 2002 |
| P. | | Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000 |
Požadavky:
moodle.fel.cvut.cz
Klíčová slova:
Operační zesilovač, napěťová reference, design, layout
Předmět je zahrnut do těchto studijních plánů:
| Stránka vytvořena 16.2.2026 17:51:13, semestry: L/2025-6, L/2027-8, L/2026-7, Z/2027-8, Z/2026-7, připomínky k informační náplni zasílejte správci studijních plánů |
Návrh a realizace: I. Halaška (K336), J. Novák (K336) |