Přehled studia |
Přehled oborů |
Všechny skupiny předmětů |
Všechny předměty |
Seznam rolí |
Vysvětlivky
Návod
Webová stránka:
http://moodle.fel.cvut.cz/
Anotace:
Předmět se zabývá metodologií modelováním a simulací integrovaných obvodů. Studenta seznamuje s úlohou návrháře
integrovaných obvodů, úrovněmi abstrakce návrhu (Y diagram). Dále definováním specifikací a studií proveditelnosti,
kritérii výběru vhodné technologie. Probereme vlastnosti - plně zákaznického návrhu, hradlových polí, standardních
buněk, programovatelných obvodů. Budou získány nové poznatky v návrhu vysokofrekvenčních integrovaných obvodů.
Prohloubíme znalosti v číslicovém návrhu IO: Jazyky HDL, HDL-A, logická a fyzická syntéza systému, Frond End
a Back End návrh, návrh testů a verifikace integrovaných systémů.
Osnovy přednášek:
| 1. | | Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top |
down, bottom up), úrovně abstrakce návrhu - Y diagram.
| 2. | | Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní |
buňky, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.
| 3. | | Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kritéria výběru vhodné |
technologie.
| 4. | | CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF |
systémů, mobilních systémů s nízkou spotřebou.
| 5. | | Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola |
nahoru", makrobloky.
| 6. | | Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění |
návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD;
funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.
| 7. | | Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, |
architektury; technologie, simulátor Spectre RF.
| 8. | | Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, |
Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.
| 9. | | Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování |
behaviorálních stimulů.
| 10. | | Návrh "Back End" - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), |
propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)
| 11. | | Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace |
průchodnosti propojení, verifikace.
| 12. | | Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy |
| 13. | | Testování, návrh testů, verifikace návrhu. |
| 14. | | Finalizace návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu |
návrhu systému mezi jednotlivými technologiemi.
Osnovy cvičení:
Literatura:
| 1. | | Michael Smith: Application-Specific Integrated Circuits, Addison-Wesley, 1998 |
| 2. | | P. Gray, P Hurst, S. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, |
2000
| 3. | | E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons, |
1998
| 4. | | Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000 |
Požadavky:
Předmět je zahrnut do těchto studijních plánů:
| Stránka vytvořena 16.9.2024 17:50:45, semestry: Z/2025-6, L/2023-4, Z,L/2024-5, Z/2023-4, připomínky k informační náplni zasílejte správci studijních plánů |
Návrh a realizace: I. Halaška (K336), J. Novák (K336) |