Přehled studia |
Přehled oborů |
Všechny skupiny předmětů |
Všechny předměty |
Seznam rolí |
Vysvětlivky
Návod
Anotace:
Typy architektur procesorů, jednočipové a vícečipové systémy. Struktury procesorů pro digitální zpracování signálů v reálném čase. Počítače řízené tokem dat. Neuropočítače. Struktury číslicových systémů odvozené z algoritmu zpracování dat, volba architektury systému. Návrh logických obvodů pro číslicové zpracování signálu a aritmetické operace, návrh procesorové logiky a periferií, techniky pro snížení příkonu. Synchronizace dat a komunikace mezi hodinovými doménami v číslicovém obvodě.
Výsledek studentské ankety předmětu je zde:
A0M31ACS
Cíle studia:
Seznámit studenty s moderními technikami návrhu číslicových logických obvodů se zaměřením na návrh systémů pro číslicové zpracování signálů a procesorové logiky s nízkým příkonem (low-power).
Osnovy přednášek:
| 1. | | Shrnutí metod návrhu číslicové logiky, zopakování prerekvizit |
| 2. | | Architektury procesorů, vztah architektury, výkonu a technických parametrů návrhu. |
| 3. | | Algoritmický aparát neuronových sítí (NN), paralelní hardwarové struktury pro implementaci NN |
| 4. | | Paměťové obvody, řadiče a implementace, asociativní paměti |
| 5. | | Vnější paměti, paměťové systémy |
| 6. | | Síťová rozhraní a technologie, přístupové metody a jejich vlastnosti, arbitrace |
| 7. | | Volba architektury datové cesty a řadiče, syntéza, dekompozice |
| 8. | | Úrovně abstrakce, algoritmická a systémová syntéza, SW-HW partitioning |
| 9. | | Obvody pro aritmetické operace, implementace a reálné parametry |
| 10. | | Složitější aritmetické operace a jejich implementace |
| 11. | | Zabezpečení proti chybám a poruchám, komprese, šifrování, řazení |
| 12. | | Synchronizace asynchronních signálů, mezidoménové přechody, implementace resetu obvodu |
| 13. | | Návrh číslicové logiky s nízkou spotřebou. |
| 14. | | Specielní struktury pro snadnou testovatelnost, verifikaci a verifikační metriky |
Osnovy cvičení:
| 1. | | Seminář - orientace v datech popisujících procesory, výběr typu a specifika aplikací |
| 2. | | Seminář - postup při realizaci projektu aplikujícího mikroprocesorovou techniku |
| 3. | | Seminář - zadání individuální práce (IP), která přinese hodnocení zvoleného typu procesoru |
| 4. | | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů |
| 5. | | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů |
| 6. | | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů |
| 7. | | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů |
| 8. | | Poč. učebna - prezentace IP před stud.skupinou diskuse o jednotlivých typech procesorů |
| 9. | | Poč. učebna - prezentace IP před stud.skupinou diskuse o jednotlivých typech procesorů |
| 10. | | Poč. učebna - prezentace IP před stud.skupinou diskuse o jednotlivých typech procesorů |
| 11. | | Poč. učebna - praktický projekt implementace úlohy DSP v procesoru TMS |
| 12. | | Poč. učebna - praktický projekt implementace úlohy DSP v procesoru TMS |
| 13. | | Poč. učebna - praktický projekt implementace úlohy DSP v procesoru TMS |
| 14. | | Zápočet, zhodnocení projektu |
Literatura:
| 1. | | Šťastný J.: FPGA Prakticky, BEN Praha 2011 |
| 2. | | Stallings, W.: Computer Organization and Architecture: Designing for Performance. New Jersey, A Simon & Schuster Company 1995 |
| 3. | | Madisetti, V. K.: VLSI Digital Signal Processors. Butterworth-Heinemann, 1995 |
| 4. | | Deschambs, J. P.: Synthesis of Arithmetic Circuits. Wiley Interscience, 2006 |
Požadavky:
Předmět A2B99DIT
Základní znalosti z oblasti
- implementace logických funkcí
- logických obvodových prvků (logická hradla, registry) a jejich parametrů a struktur
Poznámka:
| Rozsah výuky v kombinované formě studia: 14p+6c |
Klíčová slova:
číslicové zpracování signálu, návrh číslicových logických obvodů, návrh logických obvodů s nízkým příkonem, procesorová logika
Předmět je zahrnut do těchto studijních plánů:
| Plán |
Obor |
Role |
Dop. semestr |
| Stránka vytvořena 26.3.2025 17:50:36, semestry: Z/2024-5, Z,L/2025-6, L/2024-5, připomínky k informační náplni zasílejte správci studijních plánů |
Návrh a realizace: I. Halaška (K336), J. Novák (K336) |