Přehled studia |
Přehled oborů |
Všechny skupiny předmětů |
Všechny předměty |
Seznam rolí |
Vysvětlivky
Návod
Webová stránka:
https://moodle.fel.cvut.cz/enrol/index.php?id=2849
Anotace:
Úloha návrháře integrovaných systémů, úrovně abstrakce návrhu - Y diagram. Definování specifikací studie proveditelnosti, kriteria výběru vhodné technologie. Metodologie modelování a simulace integrovaných systémů. Porovnání vlastností - plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; aspekty návrhu vysokofrekvenčních integrovaných obvodů. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace integrovaných systémů.
Výsledek studentské ankety předmětu je zde:
AD2M34NIS
Výsledek studentské ankety předmětu je zde:
A2M34NIS
Osnovy přednášek:
| 1. | | Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top down, bottom up), úrovně abstrakce návrhu - Y diagram. |
| 2. | | Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu. |
| 3. | | Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kriteria výběru vhodné technologie. |
| 4. | | CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, mobilních systémů s nízkou spotřebou. |
| 5. | | Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky. |
| 6. | | Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A. |
| 7. | | Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF. |
| 8. | | Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky. |
| 9. | | Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů. |
| 10. | | Návrh "Back End" - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS) |
| 11. | | Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace. |
| 12. | | Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy |
| 13. | | Testování, návrh testů, verifikace návrhu. |
| 14. | | Finalizonání návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi. |
Osnovy cvičení:
| 1. | | Návrhový systém CADENCE (PC Lab) |
| 2. | | Popis knihoven technologií CMOS, (PC Lab) |
| 3. | | Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab) |
| 4. | | Ukázka postupu smíšeného návrhu, simulace, definování rozhraní, simulátor Spectre AMS. (PC Lab) |
| 5. | | Ukázka postupu smíšeného návrhu, simulace v rozích. (PC Lab) |
| 6. | | Analogový layout, extrakce parazitik, kontrola návrhových pravidel. (PC Lab) |
| 7. | | Digitální layout (Back end), umístění bloků, propojení, časové analýzy. (PC Lab) |
| 8. | | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) |
| 9. | | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) |
| 10. | | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) |
| 11. | | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) |
| 12. | | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) |
| 13. | | Semestrální projekt - návrh číslicově analogového IO. (PC Lab) |
| 14. | | Prezentace semestrálního projektu, zápočet (PC Lab) |
Literatura:
Michael Smith: Application-Specific Integrated Circuits, Addison-Wesley, 1998
| P. | | Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000 |
| E. | | Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons, 1998 Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000 |
Požadavky:
https://moodle.kme.fel.cvut.cz/moodle/login/index.php?lang=cs
Poznámka:
| Rozsah výuky v kombinované formě studia: 14p+6c |
Předmět je zahrnut do těchto studijních plánů:
| Plán |
Obor |
Role |
Dop. semestr |
| Stránka vytvořena 8.12.2024 17:50:31, semestry: Z,L/2024-5, Z/2025-6, připomínky k informační náplni zasílejte správci studijních plánů |
Návrh a realizace: I. Halaška (K336), J. Novák (K336) |